ชิปเซ็ต (Chipset)หัวใจหลักของการควบคุมระบบ
ชิปเซ็ต (Chipset) เป็นส่วนประกอบหลักที่สำคัญต่อระบบ ทำหน้าที่ควบคุมการทำงานร่วมกันระหว่างอุปกรณ์ต่างๆ ให้สามารถติดต่อและรับส่งข้อมูลถึงกันหรือทำงานประสานกันได้อย่างราบรื่นกับทั้ง ซีพียู แคช หน่วยความจำ กราฟิกการ์ด บัส ตัวควบคุมฮาร์ดดิสก์ ฯลฯ ดังนั้นมันจึงเป็นตัวกำหนดชนิด และขีดจำกัดของอุปกรณ์ต่างๆ เหล่านั้นด้วย เช่น ชนิด/ความเร็วบัสของซีพียูที่ใช้ได้ และชนิด/ความเร็วบัส/ความจุสูงสุดของหน่วยความจำหลัก เป็นต้น
การทำงานของชิปเซ็ตแยกออกได้เป็น 2 ส่วน คือ
• ซิปเซ็ต North Bridge เป็นส่วนควบคุมการทำงานร่วมกันของอุปกรณ์ความเร็วสูงต่างๆ เช่น ซีพียู, หน่วยความจำแคช, แรม และกราฟิกการ์ด ( AGP/PCI-Express )
• ชิปเซ็ต South Bridge เป็นส่วนควบคุมการทำงานร่วมกันของอุปกรณ์ความเร็วต่ำ หรือใช้ต่อเข้ากับอุปกรณ์ I/O ต่างๆ เช่น IDE/FDD/SATA Controller, ชิปเสียง , ชิปเน็ตเวิร์ก, ไบออส, คอนเน็คเตอร์หรือพอร์ตต่างๆ และช่องเสียบการ์ด เป็นต้น
ต่อมา Intel ได้เปลี่ยนมาใช้สถาปัตยกรรมชิปเซ็ตแบบ Accelerated Hub ที่ประกอบด้วย Memory Controller Hub CH/GMCH),I/O Controller Hub (ICH) และ Firmware Hub ( FWH ) ที่ได้รวมเอาการเชื่อมต่อในรูปแบบและความเร็วต่างๆ กันเข้าไว้ด้วยกัน
บทบาทที่สำคัญอย่างหนึ่งของชิปเซ็ตก็คือ การควบคุมการรับส่งข้อมูลระหว่างซีพียูกับหน่วยความจำหลักผ่านทางระบบบัส FSB โดยอาศัยส่วนควบคุมทีเรียกว่า Memory Controller ซึ่งบรรจุไว้อยู่ภายในชิปเซ็ต North Bridge และปัจจุบันแม้ Intel จะเปลี่ยนมาใช้ชิปเซ็ต MCH บนสถาปัตยกรรม Accelerated Hub แล้วก็ตาม แต่ภายในยังคงบรรจุส่วนควบคุมดังกล่าวเอาไว้อยู่ จนมาถึงยุคของซีพียูในตระกูล Core i7 และชิปเซ็ต X58 Express ของ Intel จึงได้ย้ายเอา Memory Controller เข้าไปไว้ในตัวซีพียู ทำให้ซีพียูสามารถติดต่อหรือเข้าถึงข้อมูลภายในหน่วยความจำแรมได้โดยตรง ประกอบกับการนำเอาระบบบัสแบบ QPI( Quick Path Interconnect ) ที่เป็นการเชื่อมต่อแบบจุดต่อจุดมาใช้แทนระบบบัส FSB แบบเดิม ทำให้ซีพียูสามารถรับส่งข้อมูลกับระบบได้พร้อมๆ กัน โดยมีแบนด์วิดธ์สูงสุดมากถึง 25.6 GB/s per link โดยคิดจาก 3.2 GHz * 2 bits/Hz DDR ( จำนวนครั้งที่ใช้รับส่งข้อมูลในแต่ละรอบของสัญญาณนาฬิกา )* 2 bytes หรือ 16 bits/ 16 lane link ( data transfer )
* 2 uni-directional( รับส่งข้อมูล 2 ทิศทาง ) และได้เปลี่ยนชื่อเรียกของชิปเซ็ตจาก MCH ไปเป็น IOH
( Input/Output Hub ) แทน
ก่อนหน้านั้นทาง AMD ได้ริเริ่มปฏิวัติโครงสร้างภายใน โดยย้ายเอา Memory Controller จาก North Bridge เข้าไปไว้ในตัวซีพียูตั้งแต่รุ่น Athlon 64 และเปลี่ยนไปใช้ระบบบัสแบบ Hyper Transport ที่เป็นการเชื่อมต่อแบบจุดต่อจุดแทนระบบบัส FSB แบบเดิม ทำให้ซีพียูสามารถรับส่งข้อมูลกับระบบได้พร้อมๆ กัน โดยมีแบนด์วิดธ์สูงสุดมากถึง 25.6 GB/s per link ( 16 bits/16 lane link )และ 25.2 GB/s per link (32 bits/32 lane link )โดยคิดจาก 3.2 GHz * 2 bits / Hz DDR * 4 bytes หรือ 32 bits / 32 lane link * 2 bi-directional เท่ากับ 51.2 GB/s per link และใช้กับซีพียูรุ่นต่อๆ มาของ AMD จนถึงปัจจุบัน
ชิปเซ็ตล่าสุดของ Intel
จากรูปเป็นผังไดอะแกรมของชิปเซ็ต Intel X58 Express( IOH )กับ ICH10/10R ที่รองรับซีพียู 45 nm ในตระกูล Core i7 ด้วย ระบบบัส QPI ความเร็วสูงสุด 6.4 GT/s ( 3.2 GHz *2 bits/Hz DDR )หรือแบนด์วิดธ์สูงสุด 25.6 GB/s มี Memory Controller ภายในซีพียู สนับสนุนแรม DDR3 ความเร็ว 1600/1333/1066 MHz โดยรองรับระบบ Triple-Channel(2 DIMM 3 Channel ) และสนับสนุน PCI Express มาตรฐาน 2.0 รองรับการเชื่อมต่อการ์ดจอในแบบ 1 x 16 , 2 x 16 , 4 x 8 และสามารถเพิ่มได้อีก 4 lanes สำหรับกราฟิกหรือ I/O รวมทั้งสิ้น 36 PCI Express lanes
รูปที่ 10.2 ผังไดอะแกรมของชิปเซ็ต Intel X58 Expres
จากรูปเป็นผังไดอะแกรมของชิปเซ็ต Intel x48 Express( MCH )กับ ICH9/DH/R( ICH ) ที่รองรับซีพียู 45 และ 65 nm ในตระกูล Core 2 ทั้ง Extreme. Duo และ Quad ความเร็ว FSB800/1066/1333/1600 MHz, รองรับ DDR3 ความเร็ว 0/1066/1333/1600* MHz ( *Intel XMP ) ในระบบ Dual-Channel และสนับสนุน PCI Express มาตรฐาน 2.0 รองรับการเชื่อมต่อการ์ดจอในแบบ 1x16 และ 2x16 ด้วยแบนด์วิดธ์มากถึง 16 GB/s
ชิปเซ็ตล่าสุดของ AMD
ในส่วนของชิปเซ็ต AMD เอง ก็ได้ย้ายตัวควบคุมหน่วยความจำ ( Memory Controller ) เข้าไปไว้ภายในตัวซีพียูเช่นกันเพื่อให้ทำงานร่วมกันได้อย่างมีประสิทธิภาพสูงสุด และในส่วนของการควบคุม/ติดต่อกับอุปกรณ์ต่างๆ ก็จะใช้ระบบบัส Hyper Transport แทน
รูปที่ 10.3 ผังไดอะแกรมของชิปเซ็ต AMD 790 FX Architecture
จากรูปเป็นผังไดอะแกรมของชิปเซ็ต AMD 790 FX (Northbridge) ร่วมกับ SB600( Southbridge)ที่รองรับซีพียู 45 และ 65 nm ในตระกูล Phenom ll, Phenom และ Athlon ทั้ง Dual, Triple และ Quad ด้วยระบบบัส Hyper Transport 3.0 ความเร็วสูงสุด 5.2 GT/s( 2.6 GHz * 2 bits/Hz DDR ) หรือแบนด์วิดธ์ สูงสุด 20.8 GB/s per link(16 bits/16 lane link ) , มี Memory Controller ภายในซีพียูสนับสนุนแรม DDR2 ความเร็ว 800/1066 MHz รองรับระบบ Dual-Channel และสนับสนุน PCIExpress มาตรฐาน 2.0 รองรับการเชื่อมต่อของการ์ดจอในแบบ 1x16 , 2x16, 2x16+1x4 (3-Way),4x8(4-Way CrossFire)และสามารถเพิ่มได้อีก 6 lanes สำหรับการ์ดอื่นๆ รวมทั้งสิ้น 42 PCI Express lanes
.jpg)
ไม่มีความคิดเห็น:
แสดงความคิดเห็น